密克罗尼西亚问题

V

Vonn

Guest
大家好，
亚姆使用我的VHDL代码2过程类型密克罗尼西亚
问题是
， 有限状态机无法正常工作，它的危害随机
当我检查了syntheizer reprt本人创立的

“使用一热的信号编码<currentstate>”

它会自动为FSM的一个热techneque

现在，我怎样才能迫使它使用“灰色”型？

 
要看是怎么综合工具ü使用，那么，是什么呢？

 
如果您使用的Synplify Pro的综合收费，你可以使用属性'syn_encoding'。

以下是此属性
， 例如：

图书馆的Synplify;
使用synplify.attributes.all;
包my_states是
类型的国家是（Xstate，st0，超级一号货站，st2，st3，st4，三颗，st6，ST7的，
st8，st9，的ST10，st11，st12，st13，st14，st15）;
信号中一：状态;
属性中一syn_encoding：信号是“灰色”;
结束my_states;

 
IAM的使用ISE6.1.03，我想知道的东西2

1 -什么会导致危险的状态转换
这个过程是否敏感清单可通过任何方式影响
2 -你怎能强制synthizese工具（ISE）的
， 使国家的灰色编码

任何机构可以帮助

 
您的第一个问题会更清楚
， 我们如果u乌尔邮政编码密克罗尼西亚..
关于第二问题，u能去改变工艺菜单..单击
“ 属性
> 高密度脂蛋白选项
”> 密克罗尼西亚编码算法编码标签..密克罗尼西亚ü从那里可以选择灰色等。（这是从的ISE 5.2）希望这有助于..
啧啧..

 
第一个问题：
在某些特殊情况，如低的温度，密克罗尼西亚不会成为预定的状态您，例如：你想从000到011状态的改变
， 在某些条件，但最后两个比特不能在同一恰克时间，然后将000改为010，和国家将保持一段时间，这会作出错误！欢迎任何人
， 如果他或她不同意我的想法！

 
您好guyes，

首先
， 我想塔格您的贡献所有
我刚发现为什么不能正常工作
， 我还以为
你应该知道不要落入同样的错误

现在从我在这个项目的经验，
如果你想你一个稳定的状态机768,16：

1 -让它建造3进程（过渡，状态寄存器，输出）
最好是独立于国家登记过程中
， 输出过程

2 -所有这些成绩
， 但应该在过渡进程的时钟
不应该是相同的其他人的优势，我是说如果其他人
VE组边缘的跃迁应该是维生素E和老虎钳一样
“要ohnest这将减少允许的最大频率
到一半
， 但将保证您的密克罗尼西亚稳定功能“

3 -最后是非常非常重要的条件是：
所有国家登记过程的投入应
时钟和注册
这是非常重要的
， 你会发现
， 如果你的区别
努力落实德现实世界中你的设计

在模拟你不会注意到任何区别
， 你会看到
一切事物的作品
， 但你将面对的真相当谈到
执行

ofcourse，还有很多其他的设计技术。但这是唯一的状态
我的作品
我希望这可以帮助任何机构工作在同一领域

最好的问候

 
我觉得第三点是最重要的！
其他人并不重要。

 
为了nicolepsn：
ü是否有像你说的任何经验。难怪低温可以防止2位改变美国PGA同时内部逻辑。

关心
Ifarmer

 
nicolepsn说：

第一个问题：

在某些特殊情况，如低的温度，密克罗尼西亚不会成为预定的状态您，例如：你想从000到011状态的改变，在某些条件，但最后两个比特不能在同一恰克时间，然后将000改为010，和国家将保持一段时间，这会作出错误！欢迎任何人，如果他或她不同意我的想法！
 
如果它是正确的，是没有关系的代码，我想他是指芯片的方式C / CS ...但我不认为可以正确...
我已阅读过
， 编码技术可能会导致这样的事情
， 如果你使用的是高频率，因此他们prefere比二进制和热密克罗尼西亚灰色编码...

 
ifarmer说：

为了nicolepsn：

ü是否有像你说的任何经验。
难怪低温可以防止2位改变美国PGA同时内部逻辑。关心

Ifarmer
 
我不同意由Vonn以上提出的一些观点：

1）在状态机的状态始终登记，输出通常登记，并转换（case语句）通常不会。

2）在良好的同步设计，你很少使用时钟的双边缘。所有的进程
， 应在同一时钟边缘。这真的对时序分析造成十分有。

3）将是很好的投入
， 如果所有的SM可以注册，但他们没有要
， 只要建立和保持时间得到满足。

基数

 
下一个状态的组合逻辑
当前状态序列的逻辑
密克罗尼西亚的是顺序的逻辑！

你可以了解通过使用一系列导师HDL设计的结构！

 
您好Guyes，
你是完全正确的对你说，
如果你指的血栓通（赛灵思合成器。指南），并期待在密克罗尼西亚
3进程的结构，你会发现
， 第一是时钟
， 而2则没有，当我让我这样的设计，它使我在模拟完美的效果，但是当我试图在芯片上实现
， 并来到现实世界，在国家没有正常工作..
例如，我作X国只包含一个命令是：
nextstate“= ý;行，我觉得这是世界上最简单的一!!!!!
其实，这并不发生，密克罗尼西亚过渡不对的，在另一边
， 当我做所有这些成绩，它的作品！
我的发言从实际工作经验不是从模拟的角度来看，如果任何机构
， 请想添加或建议后对这个问题，他必须确保他的recommendition实践经验的基础上
， 从刚读或模拟
， 因为它是完全不同的，在不现实世界里
， 你面临的问题
， 你从来没有想过...

 
在这“不使用时钟都edeges因为这会痛苦的时序分析基数同意。”

 
我同意基数和RemyMartin。虽然你的理由是你的实际经验，我想你已经在你的设计隐患。也许你的测试平台不模拟你的现实世界
， 或者您只是做了行为模拟。在我的整个实际经验
， 我只需要努力
， 在两种设计均边缘
， 只是在最后管水平（IOB颁布寄存器）。如果您应用设计方法你解释，我相信你将有一个在你未来的设计上的困扰。

 
您好..

亚，由登记您的密克罗尼西亚所有输入引脚能避免所有的数字化设计危险，但如果两个密克罗尼西亚是互相沟通，我认为最重要的是使用handhasking进程。使用注册所有在密克罗尼西亚的投入是非常昂贵，但丰富的FPGA触发器触发器。

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top