帮助我理解PLL的应用

[trashbox]

大家好，当我读一文中，我与有关PLL application.Here段是我的问题和困惑的段落。谢谢！ [我的问题] 1）什么是调频调制意味着下段？它是如何造成的参考刺激？为什么不考虑这个问题，当PLL作为时钟发生器使用？ 2）为什么不考虑在时钟发生器的参考刺激？之间是否有任何频率合成器和时钟发生器不同的设计考虑？ [参考段]当PLL被用作高速I / O接口数字时钟发生器，最大限度地减少时钟之间的内部时钟和外部时钟歪斜重要的是要得到最大带宽的数据和时钟偏差主要是由决定非理想电荷泵。在频率合成，电荷泵是主导块决定了不必要的水平 FM调制造成的参考鞭策。

 

[us1710]

在实际工作频率合成器和VCO在高频率时低freuency参考信号，然后通过电荷泵来VCO频率为载体freuency，将调制的参考信号的作品。调制两种类型上午和下午。但相位调制为主。因为这涉及到刺激的调制参考图片。这将降低系统的性能

 

[trashbox]

嗨us1710，谢谢four您的回复。不过，我想的PFD / CP是理想的，它似乎AM和FM仍然存在，你说（因为参考频率和VCO的频率是不同的）。该段说我张贴，电荷泵是主导块决定了FM造成不必要的刺激调制参考水平。如何将CP的不理想的原因FM调制？如果CP是理想的，不会的FM＆AM存在吗？最良好的祝愿，

 

[us1710]

你的PFD将工作一定的参考频率。根据您的控制信号的变化。我的意思后，同样的间隔或时间段的参考信号的控制信号的变化。这就是为什么我觉得FM调制来。任何查询ü可以邮寄我在[电子邮件] us1710@gmail.com [/EMAIL]

 

[dasong]

谁可以告诉我如何slimulation PLL的抖动和相位noise.i使用该模型没有噪音参数。

 

[us1710]

simular问题我都提出，但没有得到任何答复。因此，如果nebody知道ABT然后PLZ发送UR答复。

 

[bill_sun]

[报价=大松]谁可以告诉我如何slimulation PLL的抖动和相位noise.i使用该模型没有噪音参数[/QUOTE]在现实中，从foundrise几个模型是准确的。