延迟线合成

[steven852]

嗨，我想合成的延迟线，例如，2PS拖延地在我的标准库模块。编译之后，一切似乎发现，除了延迟线不到位。没有错误报告。我很疑惑为什么没有显示出来。所以，我提出的另一项非常简单的模块只包含延迟线的连接输入和输出。仍然没有拖线的布局而设计的编译器返回一个警告说“输入直接连接到输出”。如何解释这一点，如何合成延迟线？

 

[jackson_peng]

使用set_min_delay命令添加约束的延迟路径;为饲料througth路径，使用set_fix_multiport上添加饲料，通过缓冲..

 

[steven852]

感谢。如果使用的直流set_ *命令，他们合成后产生额外的硬件？另外，我想知道为什么迟迟没有露面。进一步的帮助表示赞赏。谢谢