当使用VCS与分割问题

S

shweta_vlsi

Guest
大家好,我的模拟IM使用VCS中,当我编译的设计与VCS给分割故障。我在RHEL3中使用VCS2006。我使用的命令$ VCS调试file.v
 
$ VCS调试f file.v如果file.v Verilog文件列表,你必须使用“- F”,告诉你要编译它,而不是把它当作一个Verilog文件的VCS。
 
bigrice911您好,thansks ü答复,我试着只编译Verilog文件Verilog的文件清单。
 
[报价= shweta_vlsi]大家好,我的模拟IM使用VCS中,当我编译的设计与VCS给分割故障。我在RHEL3中使用VCS2006。我使用的命令$ VCS调试file.v [/QUOTE]工具清除错误,尝试他们后来/最新版本。否则发送测试用例vcs_support synops ...它的工作原理没有调试的标志? Ajeetha,CVC www.noveldv.com
 

Welcome to EDABoard.com

Sponsor

Back
Top