总是@(posedge CLK)和@(posedge CLK)之间的区别是什么?

S

spartanthewarrior

Guest
嗨,任何人都可以告诉我,总是@(posedge CLK)和@(posedge CLK)之间的区别是什么
 
所不同的是,当你写@(posedge CLK),它只是一个条件语句,检查时钟的正边沿。总是@(posedge CLK)是连续的,其性质,通常是用于像触发器同步逻辑建模。
 
海伙计,总是@(POS边缘),这是像所有POS EGDE说做好这项工作始终。没有条件contiune只与POS边缘。 @ POS的边缘,这是说像做工作精心POS边缘。空调
 
总是@(posedge CLK)在每一个always块内的时钟代码的积极边缘的手段,将执行。
 
所不同的是“永远”,“@(posedge CLK)”被选中somtimes,如果“总是”是把未来,它的“总是”在模拟检查
 
当你经常使用的手段,所有的时钟posedges发生这种情况。 @()仅仅是一个条件语句,当你合成,它可能是U将找到差异
 
第一个,即总是@(posedge CLK)执行根据本块在每个时钟的阳性边缘@ posedge CLK这意味着,根据本块执行只有一次,也只有在时钟的第一个posedge
 

Welcome to EDABoard.com

Sponsor

Back
Top