成立

[pandit_vlsi]

您好所有。
我知道什么是建立和保持限制。
但我想知道
1.why这些时序是满意。？
2.Which部分/因素的F /女统治的时间安排？。
3.how这些时序是计算一个F /女？。

plz解释...关心，
潘迪特。

 

[eda_boy]

嗨，
建立和保持时间的条件予以核实
， 以确保正确的价值观
， 是在FF中。
法郎为建立和保持时间取决于其执行情况。一份详细的计算方法的建立和保持时间在数字集成电路提供了1 M Rabaey。
EDA_BOY

 

[Guest]

[No message]

 

[anilkumarv]

建立和保持时间要满意的话有没有设定违反违反respectively.If设置保持侵犯行为发生的那么将导致进入竞争状态中的数据丢失之交结果

 

[Karthi]

嗨，
会议的建立和保持一个触发器定时翻牌
， 确保正确的数据是由时钟采样。ü必须知道
， 违反这些规定
， 可导致亚稳态。这些计时取决于执行的触发器
， 并在时钟过渡，输入数据的过渡。

 

[zhangpengyu]

它的数据样本，如果在时间上也不能满足，那么数据采样错误！

 

[praveen_venigalla]

建立及保持时间是在其输入捕获价值稳定的失败。

一个触发器的输入可能从一个芯片或从另一个触发器的输出输入端口来直接通过组合逻辑。

您的信号必须是稳定在一个触发器输入要么是来自任何源。

Praveen。

 

[yrpavankumar]

安装程序需要时间来收费的法郎（D输入）到一个正确的逻辑输入电容的时间（即到VDD为逻辑1和逻辑0 VSS）的。

保持时间必须有两个原因
1。利用时钟偏移效应。
2。允许法郎的内部节点的充电/放电
， 以正确的电压水平。

这两个条件都必须为其他的数据输出法郎的采样满意会去稳条件。

 

[giri_lp]

该触发器顺序性质使得它在很大程度上依赖于时钟信号
， 却一直没有能够立即作出反应...因此
， 它需要一段时间才能收回
， 成立时...

最后一部分可以通过引用answerd电路的性质和它的响应时间...

 

[mpkp123]

只看到了倒装dflops在克莫里马诺本书的重点。
我认为这将是对你那么清楚。

 

[ramana_k22]

嗨，
安装时间需要从输入锁存器的数据输出。保持时间必须确保数据发送到下一个块的数据是正确的。设置时间是Tclkmin - Tcomb - Tclkq。Thold“Tclkq
关心，
勒马纳