我们可以以此为逻辑分析仪replaement的ChipScope

[s3034585]

嗨
我有一个PCI核心和一些逻辑执行我的FPGA。有一些类型的存储器overwritting问题
， 所以我想调试。一些垃圾正被写入值在特定的地址。我不知道从何处来。当我在模拟测试它dosnt它显示出任何价值的垃圾被写入。它给按逻辑精确的结果。所以我尝试调试这个问题。
余dont有逻辑分析仪。我也可以使用它的ChipScope。如果是的话我如何使用它。请让我知道。谢谢
多摩

 

[BuBEE]

是！
您可以使用您的设计的ChipScope，但需要阻止的ChipScope在Xilinx FPGA中存储数据的内存，您可以设置触发的FPGA的ChipScope

尝试此链接
http://www.xilinx.com/ise/optional_prod/cspro.htm

 

[ikru26]

的ChipScope是从Xilinx软件
， 你需要有逻辑分析仪连接。你不能单独为您的ChipScope目的

 

[stevepre]

ikru26，

我不认为你的意见是正确的。

的ChipScope就像一个逻辑分析仪排序。最不方便的是
， 您将不得不重新编译你的设计，有时它打破了时间。除此之外，一样的ChipScope行为逻辑分析仪。实际上并不需要的逻辑分析器看到了ChipScope结果。它显示在您的PC波形。

 

[cfriend]

ikru26说：

的ChipScope是从Xilinx软件，你需要有逻辑分析仪连接。
你不能单独为您的ChipScope目的

 

[bansalr]

但我认为触发条件是有限的ChipScope。以及捕获时钟应FPGA内部时钟。因此
， 测量的某个时候是不正确和准确的比较逻辑分析器。

同时投寄挂号是另一个限制因素。

 

[cfriend]

是的，捕获时钟也是一个问题，但我认为你可以得到
， 例如高的锁相环FPGA时钟速度，如果您的系统工作在50MHz，可以使用在100MHz甚至更高的时钟锁相环的使用捕获时钟。

 

[swapnil_vlsi]

heloo
做好verilo ü甲肝的PCI代码/ VHDL语言..
u能在swappy.best邮件给我（上）gmail.com。
或任何东西
， 你甲肝与PCI桥....
它的一个项目
， 我的学术讨论会

 

[̷]

我有一个问题与chipscope.I我无法看到一些信号（我需要分析）尽管整个程序是synthesied。（就像我去的修改连接的一部分，我无法找到那个盒子一些信号
， 我们必须slect触发的目的。）。谁能告诉我
， 为什么..怎样才能解决这个问题。

 

[Guest]

[No message]

 

[benradu]

只是改变层次保持在血栓通物业选择是或软
， 你会看到您的信号。