我可以使用这里面的VHDL Verilog的风格？

[omara007]

嗨..

是否允许使用代表着诸如价值Verilog的风格：x = 32'b0
用VHDL？

 

[Guru59]

你有没有用
x =“0000000000000000000000000000000”我认为...............纠正我
， 如果我错了

 

[omara007]

Guru59说：你有没有用

x =“0000000000000000000000000000000”我认为...............纠正我，如果我错了

 

[khaila]

肯定没有。
但在VHDL语言你可以使用：

x“=（其他=”'0'）;

我认为这是最聪明的Verilog的虽然没有必要declire的lenght /宽！

 

[aji_vlsi]

khaila说：

肯定没有。

但在VHDL语言你可以使用：x“=（其他=”'0'）;我认为这是最聪明的Verilog的虽然没有必要declire的lenght /宽！

 

[Guest]

[No message]

 

[omara007]

khaila说：

肯定没有。

但在VHDL语言你可以使用：x“=（其他=”'0'）;我认为这是最聪明的Verilog的虽然没有必要declire的lenght /宽！