我可以控制合成加工区新思

[wkong_zhu]

我有一个要求：
某网应该只有一个追踪单一时序路径。
例如：
章组合逻辑F =？1：1 &b;
我希望网'一'，只有一追踪单一时序路径。

如果区映射f从'一'到'氟的MUX和和，则存在2跟踪路径。
我不想这样。

我希望特区地图'与F F'= 1＆（s十〜S＆B公司）。然后从'一'到'氟只存在一种跟踪。从氏'到'氟存在2跟踪的道路，但我不在乎。我只关心'一'。原来这就是我想要的。

我不是强迫扇为1。我的意思是从某引脚
， 将所有的路径时序路径的终点，只存在一个追踪单一时序路径。也许从'一'有100时序路径。但在每一时间路径，只有一个跟踪从'一'的时间路径端点。

是否有直流commant来控制这种处理？

任何人帮助我吗？
很抱歉，您还没有登录查看此附件

 

[jiancongwoo]

u能集团IT，
然后将它穿上不碰
set_dont_touch
尝试

 

[no_mad]

您好wkong_zhu，

我想ü仍然有机会改变回合RTL代码。
ü什么可以做的是改变乌拉圭回合的Verilog代码风格
F = s吗？1：（A和B）;

为if - else语句（优先编码器）
代码：总是@ * / / verilog2k

开始

如果（a）

F = s十（〜S＆B公司）;

其他的

F = 0;

末端

 

[Guest]

[No message]

 

[wkong_zhu]

谢谢！

不过我已尽力。随着劳动教养的变化，不能达到我想要的。

因此
， 我的目标库单元的实例
， 直接和设置他们dont_touch。但也有很多
， 其中，太多的工作要做。