我可以10G的VCO的设计采用TSMC 0.18微米?

D

dd2001

Guest
我已经设计了一个10GHz的压控振荡器(LC谐振)在TSMC 0.18um,但是,相位噪声污染十分严重,- 85dbc在1MHz,不能满足规范。有谁知道这是possiable设计与台积电0.18微米工艺的压控振荡器?

 
我有一个弗伦谁在做同样的事情。他能满足规范。因此
, 我认为u能做到这一点。

 
我试图做的
, 但过去这一发现
, 因为你即使在台积电库中的细胞可以切换至650MHz的速度接近
, 但他们的速度在300MHz以上可怕的抖动。最后我使用Cadence工具来设计的细胞主要是uning传输门。如果你到台积电细胞研究,例如一个2-1复用器可以看到6个逻辑电平而导致过量噪音更高的速度。在与T复用器设计了2-1门,逻辑深度只有两个是噪音更好。

 

Welcome to EDABoard.com

Sponsor

Back
Top