拉和下拉电阻

E

electtron

Guest
谁能帮我在确定拉动电阻值和下拉正在输入和输出引脚用于电阻。都有哪些因素需要考虑？

 
朋友，这取决于你的逻辑电路
， 木卫一的文件（TTL或CMOS），思想状态（高或低的状态），选择的电阻为reuired权力冷静。

 
它在很大程度上取决于有多少电流和电压你是什么工作。但正如hr_rezaee说，10K和4.7K的是流行的目的。

魔鬼

 
electtron，
输入引脚的标准取决于输入引脚被驱动，或者如果它是一个未使用的输入必须在已知状态举行。
。
如果输入引脚未使用，那么该值取决于噪音的考虑。为了减少功耗，使用没有得到过多的噪音由于从附近的电容耦合噪声源的最高值
， 您可以。
。
如果输入引脚使用，它是由一个漏极开路或集电极开路的设备，然后切换速度是首要考虑。确定线路电容输入的路径为C。然后R的
， 你可以使用的最大价值
， 是由佛蒙特州=室颤（1 -进出口（-t/RC））。同样的考虑也适用于输出上拉或pulldowns。如果您知道所允许的最大时间t达到某一阈值电压VT，对于给定的稳态（决赛）电压Vf，则R可确定为研究解决上述公式：
。
ṛ= -吨/ [荤*法律公告（（室颤阈值电压）/室颤）]
。
关心，
克拉尔

 
我知道有些89C51的类型
， 如微控制器，或PIC 0.89 C51的有4个端口P0，P1，P2和第三名。
端口P0是开放colletor设备。所以需要有一个上拉电阻。10,000，我觉得很受欢迎。

 
朋友，正如我在去年失去的要考虑的参数之一
， 是额定功率写的。我建议你参考的电压表，IO引脚的额定电流（沉没，采购，高状态，低电压和电流状态评级）。从那里申请P =六
， 以确定需要的功率电阻值的评级。

 
上拉电阻在电子逻辑电路设计中使用。上拉电阻可以找到逻辑系统的投入
， 使一定的逻辑电平是断言
， 如果一个外部设备已断开连接。上拉电阻也可以用在了两种不同类型的逻辑器件的接口，可能在不同的供电电压操作。
电路显示一个上拉电阻（右）和下拉电阻（R1）
电路显示一个上拉电阻（右）和下拉电阻（R1）

在双极逻辑5，一个典型的拉直流电阻值经营家庭将1000-5000Ω的基础上，要求提供所需的逻辑电平以上的温度和电源电压的整个工作范围内的电流。对于CMOS和MOS逻辑，更高的电阻值也可以使用，到数千至1万欧姆，因为所要求的漏水
， 逻辑输入电流很小。

上拉电阻可能在逻辑输出用在逻辑设备无法电源电流，如开集电极TTL逻辑器件。这样的输出可用于驱动外部设备，为线或功能的组合逻辑，或在驾驶它连接到多台设备的逻辑总线的简单方法。例如，电路显示在右侧
， 使用5 V逻辑电平输入到开动继电器。如果输入悬空，下拉电阻R1确保输入下拉到逻辑低。在7407 TTL器件，集电极开路的缓冲区，不管是简单的输出作为输入接收，但作为一个开放的收集装置，产量无关留下有效当输出“1”。上拉电阻R2，从而拉动输出一路至12 V输出缓冲区时
， 一个“1”，提供足够的电压把MOSFET的所有道路上的权力和开动的继电器。

拉在同一电路板上的电阻器
， 分立器件
， 可作为逻辑器件。为嵌入式控制应用拟许多微控制器有内部的，可编程的上拉
， 使最少的外部元件
， 需要逻辑输入电阻。

拉一些缺点电阻是额外的电源输入时消耗的改变状态，以及上拉降低相比加快了积极电流源。某些逻辑的家庭很容易受到电源引入到逻辑输入
， 通过上拉电阻器，这可能迫使一个单独的过滤的拉动力源使用窗口瞬变。

<img src="http://upload.wikimedia.org/wikipedia/en/8/85/OpenCollectorRelayDriver_whiteBackground.png" border="0" alt="pull up and pull down resistors" title="拉和下拉电阻"/>
 
鲍尔，一个很好的解释和细节的问题张贴。我可以补充一些你的答案？其中一个主要的问题与上拉/下拉电阻的集电极开路I / O的高开关噪音
， 长传播延迟。

 
对于上拉，看漏引脚电流。
例如，MCLR引脚PIC单片机的通常降至5uA。太高了价值拉将导致电压下降而可能提出的上线噪音小的微型复位。最高推荐值在这种情况下是3.3万。

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top