接口模块在系统的Verilog .................

[aswin123]

是什么接口模块在系统Verilog的重要性........没有这一点
， 我们能够生成环境或不......我们可以放进接口模块
， 以及如何将有助于环境
， 其余各块.....

推荐了我。

 

[boardlanguage]

aswin123说：

是什么接口模块在系统Verilog的重要性........没有这一点，我们能够生成环境或不......

 

[s8319]

在Verilog的，一个模块是任何设计的实体单位。
SystemVerilog的延伸这包括诸如接口，一个程序块
， 最后但并非最不重要的，一个时钟阻止其他设计实体。接口分离设计如何与其他的设计从设计本身的交互。

一个程序块分离测试边坡定位从一个硅可执行的设计功能。

和时钟块指定时钟信号的时间安排， 各座的同步要求。阿时钟块有助于从分离的数据任务活动设计的时钟活动， 可用于测试边坡定位有力。来自：http://www.project-veripage.com/clocking_block_1.php

 

[Guest]

[No message]

 

[ƽ]

ñ的Verilog，一个模块是任何设计的实体单位。
SystemVerilog的延伸这包括诸如接口，一个程序块
， 最后但并非最不重要的，一个时钟阻止其他设计实体。