接口赛灵思Coregen产生AHB接口的RAM

[urakiki]

嗨，我使用赛灵思coregen生成RAM。 I接口AHB接口RAM。如果没有我应该做哪些修改？感谢KIKI

 

[rsrinivas]

需要写一个包装UR RAM UR模块与兼容的AHB信号。它可能是一个主机或从机端口取决于UR应用程序。如果UR RAM写出来的任何外围设备的数据，然后u必须写一个主设备接口。 UR RAM如果不写出来的任何数据，只接受是一些外围写入到你的模块从端口足够的数据。是指为实现AMBA AHB手册。 http://www.gaisler.com/doc/amba.pdf 没有79和83页。至于srinivas