数据总线，用于连接FPGA的设想

[djnik1362]

您好，我有一个8位的数据总线连接几个缓冲和锁存到AVR microcontrller。我想连接到总线的FPGA，这样我就可以与FPGA进行通信。我决定使用一个8位锁存饲料作为输入和一个8位的缓冲区，从FPGA的数据发送到数据总线的数据总线的FPGA。我可以在FPGA中使用“inout”的结构，但我更喜欢使用上述结构。假设我有5 FPGA软件模块有一个8位输出，必须喂到总线。我A15 - A13地址总线连接到FPGA，所以我可以选择从FPGA的8块。我用在FPGA 8x1双向多路复用器，8位与A15 - A13信号和RD信号选择块的输出连接到总线。我决定建立3个软件模块，有8位数据总线输入。我的想法是为每块DEMUX使用FPGA和3 8位D - FF的“posedge”WR信号锁存数据总线，以适当的D - FF。我写我的代码，并在Verilog模拟这种结构与锡林郭勒ISE 9.1，它正常工作。我需要你的想法，如果这个配置，在实践中。感谢您的支持。

 

[FvM]

到目前为止听起来前途。你为什么不干脆尝试 - 或使用模拟器？

 

[djnik1362]

[报价= FVM听起来前途至今。你为什么不干脆尝试 - ？或使用模拟器[/QUOTE]因为我们的PCB是很复杂的，我们没有足够的时间。我模拟与Xilinx ISE和它的工作，但我需要确认我的设计的一些切合实际的想法。你对不尊重我的设计FPGA数据总线连接的想法？感谢您的支持。

 

[farhada]

您可以连接任何总线的FPGA，而不需要一个缓冲区。它简化了设计，使它更容易在未来的变化。很久以前，我们有一个与TI的DSP，和摩托罗拉的Power PC处理器，加上2个内存块板，我们使用了一个大的FPGA将它们连接在一起，像为所有单位的共同记忆。这是很难实现，但它工作正常。最好的问候，/法尔哈德