新建的PLL设计的趋势?

G

Guest

Guest
什么是PLL设计的新趋势?
是否DDPLLs被广泛使用的今天或LPLLs(我是指哪一个更好。数字或模拟)

 
新的趋势是使全数字锁相环,或者添加一些DSP功能的锁相环控制耶特尔和相位噪声

 
khouly说:

新的趋势是使全数字锁相环,或者添加一些DSP功能的锁相环控制耶特尔和相位噪声
 
这是一个非常难以回答的问题,专门为frequqncy锁相环合成
, 是过去数年在研究的热门话题,我认为这将继续为某个以及

脂肪酶现在认为,在使锁相环得到越来越多的宽带,低耶特尔“相位噪声”等,没有射频芯片
, 甚至diditgal没有锁相环

khouly

 

Welcome to EDABoard.com

Sponsor

Back
Top