G
Guest
Guest
您好
我有2与时序分析的问题：
1。
同步系统，我发现在缓冲储存，他们认为这样计算利润：
T_h_mar = T_o_delay - T_ih - T_skew
余dont明白为什么不这样：
T_h_mar = T_clk / 2 T_o_delay - T_ih - T_skew
看来，他们想改变总线上的数据
， 在第一种情况是时钟沿后，在接收器的样品。我所说的内存（数据/地址）和DDR - SDRAM内存（地址总线）。据我所知，他们在下降沿变化的数据，样品在上升沿，所以T_clk / 2应为那里举行的分析，并T_clk / 2安装的分析，而不是T_clk * 1。
对吗？
2。
目前的DDR - SDRAM，什么是数据输出保持歪斜的因素？（T_qhs）
我有2与时序分析的问题：
1。
同步系统，我发现在缓冲储存，他们认为这样计算利润：
T_h_mar = T_o_delay - T_ih - T_skew
余dont明白为什么不这样：
T_h_mar = T_clk / 2 T_o_delay - T_ih - T_skew
看来，他们想改变总线上的数据
， 在第一种情况是时钟沿后，在接收器的样品。我所说的内存（数据/地址）和DDR - SDRAM内存（地址总线）。据我所知，他们在下降沿变化的数据，样品在上升沿，所以T_clk / 2应为那里举行的分析，并T_clk / 2安装的分析，而不是T_clk * 1。
对吗？
2。
目前的DDR - SDRAM，什么是数据输出保持歪斜的因素？（T_qhs）