时序问题，使用时按位“与”大vertors

[lqson]

嗨，我需要我的RTL设计的一些建议。是否有任何关于这两个下面的编码风格之间的时序性能差异呢？第二编码风格是否有更好的时序性能吗？ 1）线[511:0]甲，乙，丙，分配C = A &B; 2）线[511:0]甲，乙，丙;线[255:0] C1的;分配C1 = A [255:0]和B [255:0];线[255:0] C2的;分配C2 = [511:256]和B [511:256];分配C = {C2，C1};感谢儿子

 

[gurucharapathy]

不应该有任何区别，“和”操作位位，即{A [511]和B [511]，一个[510]和B [510] ,........, A [ 1]和B [1]，A [0]和B [0]}

 

[lostinxlation]

许多年前，在每个分配语句的综合工具（DC）的一个缓冲区，它会取得了一定的时差，但现在是一个综合工具是更加复杂的，我相信它可能不差（但没有证据这一点）。

 

[lqson]

太感谢你了！我刚搬到FPGA设计ASIC设计。在此之前，我会见了这种基于FPGA的编码风格的时序问题。因此，它使我迷惑。你的回答帮助了我很多东西。