时钟“输入第”

[fran6]

喂，

当我想在一个模块锁存的值，我一直这样做：

代码：

模块my_module（时钟，myinput）;

时钟输入线;

输入线myinput;第latch_myinput;总是@（posedge时钟）

开始

latch_myinput = myinput;

末端

endmodule

 

[news]

W dniach 6-7 kwietnia 2011, podczas Hannover Messe 2011, odbyło się Europejskie Spotkanie Dystrybutorów Kawasaki. Podczas spotkania rozdano nagrody za największy wzrost sprzedaży. Firma ASTOR, ze swoimi wynikami, zajęła 2. miejsce wśród europejskich dystrybutorów robotów Kawasaki.

Read more...

 

[semiconductorman]

您是否尝试编译您的第二个方法...我使用的ModelSim，没有它不编译并给出端口模式与申报不符...这是理所当然的！

我的声明作为导线或章港口的理解是很简单的...如果你要在指定的初始值/ always块用丝条其他用途。

没有输入永远不能assinged因此没有在声明指出
， 作为一章总是线。
合成工具很少关注章/丝..这是bascially更有利于simualtor。如果你同意我的看法
， 请做我回邮件

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="微笑" border="0" />

 

[Guest]

[No message]

 

[echo47]

这通常是一个错误：
latch_myinput = myinput;

这样做
， 而不是：
latch_myinput“= myinput;

阿的Verilog输入端口不能登记册。这是一个错误：
输入第myinput;

您可能需要选择不同的注册名称。单词“门闩”显示水平敏感。

 

[fran6]

在“输入条”合成与曲（上），电大
， 但你的都是正确的，是没有任何意义。
谢谢。