时钟下降沿在中心的抽样数据位

[scdoro]

大家好，

我有一个时钟产生的10kHz至16.7khz.I需要获得时钟频率能够同步串行数据位。继为RS232数据帧起始位，每个数据位的采样为中心
， 直到遇到停止位。

Qn1。我可以使用数字锁相环实现呢？什么是合适的PLL芯片

Qn2.How我连接上的PLL芯片
， 这样的数据和时钟同步在一起的针脚？见附件所需的时序图

谢谢
很抱歉，您还没有登录查看此附件

 

[Buriedcode]

嗨，

我敢肯定你是知道正确接收带启动一个字节的数据包的传统方式和停止。过采样（8倍或16倍）的数据速率，和一旦起始位下降沿检测，接收等待1 / 2位时（因此，如果您通过16倍过采样，你等8个时钟）。这样，您正在寻找在起始位中间。然后
， 只是延迟24小时16倍，所以你'看'或'样品'在第一位中间。

我做我自己的方法
， 多次在逻辑上，它非常该死的可靠，因为无论是在得克萨斯州时钟和接收
， 只要在5％的彼此。
, or unknown
bitrate then maybe a PLL would be best.

无论如何，如果你正在计划接收一个 变量
，或 未知的
比特率
， 然后也许锁相环最好的数据包。我个人倾向于避免的，因为我没有与他们丰富的经验，我通常可以在纯逻辑的（使用柜台，转移登记等。）。

但有一件事，在您的图表来看，我想您要'与即时传入的数据syncronise'你的时钟。作者说，我意思是不'培训'的锁相环。在大多数情况下，一个数据包发送，当使用的接收器PLL的第一部分，是一个'序言'。它通常是'无线'的联系，而且还培养了传入的数据传输速率的PLL，允许它'锁定在'才真正有用的数据到达。

因此，看到作为圣诞

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="很高兴" border="0" />

我会尽力和有些用。

第一季度。您可以使用
， 当然数字锁相环！但是，这一切取决于成本，系统的数据速率（可变，固定，高，低等等..），以及如何complicatied你想它。使用锁相环将要求您发送少量的'虚拟'作为训练序列数据包一样1010.101万。

甲'合适的芯片？正如我所说，我真的不知道PLL的，但我用这一次取得了巨大成功：

http://www.fairchildsemi.com/ds/74/74VHC4046.pdf

和74系列逻辑芯片，价格便宜
， 易于掌握。此外，theres这一参考设计的IC网络上出现不少。它有一个内置的振荡器，即调谐高达12MHz的外部元件。

第二季度。数据表应该让你在一个基本设计开始。不过
， 仔细阅读有关'锁定倍'，这可以告诉你有很多'包'你必须发送，然后才能开始接收数据可靠（即：不是垃圾）。

你去那里，我会强烈建议'采样'的想法，如果其合适的。你会'锁定在'即时的数据，在起始位，您可以总是使用这种设置输出时钟
， 就像在你的图表。微控制器的CPLD，FPGA的，甚至是PAL制式可以这样做。

希望这有助于，好运气。BuriedCode。

 

[scdoro]

您好buriedcode和所有

感谢信息。我认为
， 不断向我通报
， 并就如何获取有关该问题的开始。

Qn1：所以除了拥有PLL集成电路，我是否需要额外的芯片或组件。（移位寄存器/计数器）？仅使用PLL集成电路您的建议，这样做的把戏？

Qn2：正确的
， 我如果我wrong.my RS232数据波特率设置为9600.so需要投入1 IC芯片引脚的数据，并到另一个引脚时钟。
在IC的输出，我会实现我所希望得到的输出在原理图（载我指定）

 

[Buriedcode]

喜再次，

我忘了提及你正在尝试做的是一个UART（通用异步收发器）的典型例子。键入谷歌
， 如果你不知道它是什么。

我不知道什么样的电子水平skilll你在，我不想告诉你
， 你已经知道的东西。请告诉我们
， 这是什么'集成电路'是该数据将进入？如果你需要的时钟恢复
， 然后有几个可用的UART芯片，但是你只需要'接收'的一部分。我个人认为一个PLL是一个复杂的路要走。

对于这种事情器（UART，RS232串口）有很多方法可以正确地接收信号。纯逻辑，锁相环，异步集成电路，或微控制器。大多数微控制器内部UART，仅仅需要为正确的数据传输速率，再加上，配置
， 因为他们是如此普遍，他们可能是最便宜的解决方案之一。只要你具备基本的编程技巧（组装为主）。

所以，我的问题是：
什么是应用程序？
是连接到电脑以任何方式呢？
您是否使用任何形式的计算逻辑（微控制器，DSP等）
或者
， 您使用的是纯逻辑（逻辑像的CMOS，TTL电，74系列等门。）

在回答您的问题。

第一季度）我觉得一个锁相环
， 便可能做到这一点。但正如我所说，这必须首先在每个分组训练。因此
， 如果你发送后的除外）的第一个字节
， 连续8月1日至三日（一会丢失，而只是用来获取PLL的'锁'。海事组织，它不是最容易的，或最便宜的一段路要走。

第二季度）
报价：

纠正我，如果我wrong.my RS232数据波特率设置为9600.so需要投入1 IC芯片引脚的数据，并到另一个引脚时钟。

 

[Guest]

[No message]

 

[scdoro]

您好buriedcode所有，

我已经包括了我的项目..全面总结附件
， 我出现了这么远的软件组成部分。

答：我会喜欢做的纯逻辑的硬件如果可能的话
， 因为我不是很微控制器和PLL听
， 说能力..它

高性能引擎你可以指导我一起去
， 因为我确实遇到执行硬件接口的困难。

感谢很多

 

[scdoro]

您好buriedCode，

纠正我
， 如果我错了。

1。如果我发送ASCII字符从第一PC中，我会被发送LSB的位从正确的顺序来最高位
， 以便在第2电脑键盘控制器
， 将把作为扫描码集字符串的字符串1CF01C？

2。如果我不设置波特率为between10kbps从PC软件20kbps的话，我会能产生速度类似于典型的键盘的时钟频率RS232数据。如果数据是通过MAX232芯片通过，然后可以转换成一个作为键盘使用的数据的TTL / CMOS 0 - 5 V数据了。我的概念是迄今正确？

3。因此
， 在这个阶段，我主要关注的是同步的PS / 2的时钟
， 使他们能正确地传递和在第二电脑键盘控制器解释的数据？非常感谢

附注：感谢我的后续行动messages.I感到相当事实上失去了硬件设计

关心

 

[scdoro]

您好buriedcode，

感谢您的帮忙。我很薄弱
， 硬件设计
， 尤其是在与农民田间学校的关注。

Qn1：什么是定时器溢出呢？

报价：一旦计时器过度流动，'上述振荡器'，被重置，
和连接在同一时间，在时钟线的PS / 2。

Qn2：是计时器
， 以对付每个样品取样为中心的数据位？我们必须在设置的时间˝位计时器？我很confused.I认为
， 我们需要过采样振荡器的约2倍RS232数据频率

报价：计时器开始尽快有一个一致的状态改变如1， - “0，
在起始位的开始。此计时器设置为1 /位时间2。

私人秘书与原理图ü：涌现出来的，我相信我的疑虑大部分将被清除

谢谢

 

[scdoro]

您好buriedCode，

我知道我shdnt被spoonfeed，因此，我提出了我自己的东西你告诉我到目前为止undestanding。

我需要一个振荡器的运行将在2.4576Mhz.This通过分频器电路（/ 128）去给予一个频率的两倍数据频率了。

我有一个二进制计数器/定时器
， 尽快启动1 - “0过渡（起始位的开始）。设置定时器1 / 2位的时间（即：52.1us）首先在起始位中抽样。这就需要一个64位上升，计数器和1MHz的时钟频率。

一旦定时器溢出，振荡器时钟复位
， 同时连接到上PS/2.Now CLK信号
， 我们正处于开始寻找bit.Then中
， 我们将设置计时器延迟后来的10位期间整整1位？

接下来，我们使用的是场外保持多少位已发送的轨道。
一旦读完第11位，复位timer.The计时器时
， 将恢复对下一帧到达下一个起始位。

西蒙兹：我能够理解上述ü点一些，步梯有企图转化为纯粹的logic.It这些想法会更清楚一个问题
， 如果我能赶上和anaylse从you.I示意图就一定能够想象在这种情况下更好。

小心。