时钟合成与Synopsys直流

G

giggs11

Guest
嗨,

我相信时钟的时钟合成措施毫不迟延地将所有的时钟输入。结果,
人们 可以选择缓冲
, 改善时钟信号延迟某些时钟输入的子....这是正确的.. ?

是否有任何身体知道如何去执行这些任务的命令:


a )分析在每一个时钟延迟时钟输入设计


二 )缓冲改善延误

该工具的兴趣是Synopsys的DC和命令来执行这些任务将是十分有益的。

谢谢。

 
您好吉格斯,

你的任务说明是尚未在设计编译器,而不是他们中所做的布局中的一个步骤称为cloclk树插入(或合成,正如你所说的) 。时钟树参数是analyised使用静态时序分析工具(如黄金)使用后的netlist和布局提取寄生。

 
您好giggs11 :

你不应该这样做华贸直流。

你应该做后广场。

你可以做整体在东南,天文学,或顺时针在SoC相遇。

wang1
最后编辑的wadaye关于2004年6月22日
12点49分 ;编辑1次在总

 
嗨,

EternalMan提到
, 时钟树插入后进行的STA工具内容和分析后的netlist ....布局
, 这将是所谓的时钟合成?

好吧,那么你说的是
, 科技厅将确定并指示布局工具将缓冲器的时钟频率分行投入... ?

谢谢。

 
嗨,
您可以使用物理编译做你想要的公司简介。
请查找时钟树生成手册出售

 
嗨,
的正常流动的:直流“的netlist
天文/阿波罗: floorpaln - “位置- ”中旅- “路线,使整体工作将安置后,你也可以做到这一点的电脑
, 华贸许可证。希望这可以帮助您!

 
时钟严重安置有关。这就是为什么通常,我们不会华贸直流
, 并确定所有的时钟作为理想网络

 
您可以在缓冲区插入直流照顾时钟树。然而,结果不如华贸/钟根在后端。因为在sub-micron/deep-sub-micron电线负荷占主导地位的拖延。电线负荷只能估计后安置。

如果你只需要一个快速和肮脏的答案对拖延从时钟源的拖鞋,请登录您的触发器数量和时间的时钟缓冲器延迟,比次不断(这取决于你的科技和裸片尺寸线延迟) 。

祝您好运,

 

Welcome to EDABoard.com

Sponsor

Back
Top