时钟生成

[chaitu2k]

如何获得5.2MHz娣字母i时钟从25 MHz的时钟在数字域...我尝试使用计数器
， 但它不给我小数部分....

 

[dynoboy]

您好猪头，
这是一个真正具有挑战性的局势...让等着看有多少成员可以回应...
我感到这的确是一个复杂的secne是数字域名
， 但你可以先尝试锁相环
的 或类似的PLL电路....您可以更改编号电压或那样的一些事情...

然而
， 我会以为这很快我已经口耳相传的周围，如果我得到一些更多的信息我一定会回来...

附属的

 

[Guest]

是的， 50MHz/125 * 13 = 5.2MHz 。您已集成的锁相环上许多共同的FPGA
的 。为ASIC设计：您可以设计他们自己吧！（应该不会太困难方面的频率范围内） 。

但照顾时钟相位校准！

 

[albertyin]

PLL能够解决这个问题。
但是
， 任何简单的方式？

 

[Guest]

喂

您可能使用分频器SN74LS292 。

但不幸的是，你不会有一个系数为10 ，所以你必须发挥各地。

我从这里的数据：

http://focus.ti.com/docs/prod/folders/print/sn74ls292.html

关心

 

[Ӣʽ]

PLL能够解决这个问题。如果您想使用数字电路来执行它，您可以尝试使用密克罗尼西亚产生多个时钟。

 

[kkoko]

您可以使用这种简单的逆变器振荡器和石英。

 

[̩]

如果您使用的PLL只需分频器作为股利26和反馈分压器125 。这将giv给您准确的6.5ppm