是否有可能会过份地平面/浇注？

[OradFarez]

您好所有。我设计了8层PCB板。我不能做的10层
， 因此它是一个地平面层，一个备用电源平面层和6个信号
， 在一个高速的方式可以有地方堆积层分裂铜连接到地倒在每一秒内部信号层。它并不完美，但它确实提供额外的屏蔽...至少我希望如此。这是堆栈仅增长作出一些澄清：

TOP -界面组件，主要是缓慢的信号，一些权力的痕迹
接地-飞机
第1 -高速信号，非常充分
IN2 -高速但覆铜面积广大区域快速信号的第1
IN3 -混合速度，更少的地面面积倒
IN4 -混合速度，温和地为浇面积
压水堆-分割机，多用品
底部-组件，缓慢的信号，一些权力的痕迹

我最想知道的是
， 因为我有一个纯粹的地平面
， 我想放下铜浇注
， 在董事会的所有领域没有填补上已经有其他6层铜，我的风险做了一个坏接地回路？做这样大的连续浇注帮助消除这些问题
， 由于较低的阻抗？

该委员会是完全表面贴装除了一些连接器和组件的大部分是BGA或QFN封装类型。目前整个地区的高速接地过孔很多
， 所以我觉得循环最小化。

什么是其他民族的这种事的经验？感谢您的帮助。

 

[btbass]

你真的需要一个坚实的基础
， 以适合各种平面高速跟踪。在下面的任何高速跟踪将搞砸了您的地面返回信号地打破必须找到一个较长相反。阿高速信号的旅行作为一种波，同样通过跟踪和地面。您的痕迹阻抗的宽度和厚度的跟踪和从地平面的距离。这些应保持不变。地面上其他层浇注并不是一个好主意
， 我认为
， 因为它混淆了问题。飞机的权力也很重要，应旁边的地平面。
你说的高速，速度是什么？这是上升时间才重要。
我的叠层是：
首页
第1
接地
IN2
压水堆
IN3
IN4
底部
祝您好运！

 

[Guest]

[No message]

 

[OradFarez]

您好btbass，感谢您的答复。速度最快的信号是从处理器的DDR - 266内存
， 使时钟为133MHz的两个阶段。上升时间可能很短的时钟信号（可能超过1纳秒以下）。最长的追踪
， 从处理器到内存约为44mm，且跟踪厚度4第1和5其他层密耳密耳。

有很多建议的方式做层堆叠
， 我知道有压水堆和GND飞机彼此相邻
， 是最好的，但我看过
， 如果他们的话，这对辐射屏蔽高频信号提供的是有限的一对夫妇飞机周围层
， 其余的更容易。我想我可能需要购买一个好的设计书
， 以确保我这样做的
， 因为我想放下地倒在内层，但我确有接地环路和扭曲的返回路径担心。

 

[abhi002]

我选择以下层堆叠了。

首页
第1
接地
IN2
IN3
压水堆
IN4
底

关心