是否Encounter RTL编译器支持SystemVerilog的？

[VitalyM4]

嗨！

是否Encounter RTL编译器的综合支持SystemVerilog的？
是否可行使用新项目希沃特？它支持与Cadence的工具？
我是否posibility做混合模拟？

Thx

 

[Guest]

[No message]

 

[aji_vlsi]

VitalyM4说：

嗨！是否Encounter RTL编译器的综合支持SystemVerilog的？

是否可行使用新项目希沃特？
它支持与Cadence的工具？

我是否posibility做混合模拟？Thx