更高的采样频率的DSP外设

[lincolndsp]

我想问你一个关于某些DSP功能的问题。在书中“DSP和C6713 C6416 DSK的应用”的作者说，AIC23的编解码器所支持的采样频率8，16，24，32，44.1，48和96 kHz（使用DSK6713_AIC23_FREQ_fsKHZ）。但我的GSM调制器设计与271 kb / s的中间载波频率的使用，这将需要约3 MHz的采样频率，甚至更多的使用率。但是，如何才能实现得到这样的采样率输出信号。也许有另一种方式来设置采样频率？也许我需要一些外设得到这样的采样频率。我能做些什么呢？

 

[buenos]

这些编解码器不能ptoduce这些频率。所以你需要一个单独的A / D转换，插入到DSP的外部总线（I / O总线，内存总线）。制造商生产的ADC高达200MHz的... 1GHz的，我觉得。

 

[lincolndsp]

我如何设置采样频率后，我上添加外部A / DD / A转换器。我的意思是在CCS的常规。

 

[buenos]

通常情况下，磨片使用定时器中断，采样频率。我们在计时器ISR从ADC的读数，和未来作出samping命令，启动的下一个定时器IT的转换。有些ADC有2个地址：一个用于读取数据，和一个示例命令。

 

[lincolndsp]

请您可以上传我点一些实用的材料和文献

 

[buenos]

我们使用了在大学里，一个dspcard，他们（教师），并说，该方法。我不知道这样的事情在任何材料。我找了类似的事情，但到处都只是teorethical的论文和书籍。这里是该卡的组装项目。 littlebit bugy，你不能没有这个卡使用。我没有卡的原理图。它是一个PC示波器。 szkop.asm，你会发现一些东西。在该卡是一个TMS320VC5402 - 100 DSP，和一个ADC，同比增长1.5兆赫。我不知道这种类型的，该卡。我认为这是非常简单的。只使用一个3state总线驱动器，地址译码器（FPGA，CPLD），ADC的数据线，连接到DSP的外部总线，如果公交车司机。和地址解码器将控制总线DRV，ADC的取样针，在另一个地址的情况。这2个地址的事情，我写的是不是在ADC，但卡中的[SIZE = 2] [颜色=＃999999] 1分钟后添加：[/彩色] [/SIZE]我试图上传/附加zip文件，但我没有看到它。

 

[haydaa]

您好，有关这个话题的最后消息是于2005年10月24日。现在我有类似的问题。你想说什么我）））：最好的问候。