Aug 3, 2011 #1 S superleaf Guest 布局通过DRC和LVS的Cadence仿真平台，然后我做了一个口径PEX的模拟提取prasitic电阻和电容，在提取的原理图，我发现一些奇怪的，在原来的MOS的数量超过了MOS原理图，例如，如果手指的MOS是4，MOS的这种数量是在原有的原理图1，然后在提取的原理图，这样的MOS成为4 * 1 = 4，和运行通过MOS的电流Id提取后还可以更改！太奇怪了！我不知道是什么问题呢？任何人遇到这样的问题？感谢您的帮助！
布局通过DRC和LVS的Cadence仿真平台，然后我做了一个口径PEX的模拟提取prasitic电阻和电容，在提取的原理图，我发现一些奇怪的，在原来的MOS的数量超过了MOS原理图，例如，如果手指的MOS是4，MOS的这种数量是在原有的原理图1，然后在提取的原理图，这样的MOS成为4 * 1 = 4，和运行通过MOS的电流Id提取后还可以更改！太奇怪了！我不知道是什么问题呢？任何人遇到这样的问题？感谢您的帮助！
