添加自定义的逻辑在EDK用户端口

[guduru]

嗨，
亚姆在EDK赛灵思平台studio.I工作增加了在一个嵌入式系统的用户逻辑的OPB总线使用创建和导入周边wizard.my代码2 8位width.i输入端口必须让数据从这两个端口投寄挂号所附的OPB。注意到
， 有一个opb2ip巴士到用户logic.can任何人的帮助如何使用此opb2ip总线提供数据
， 这两个港口在我userlogic目前我？以及如何添加外部端口除了采用CIP向导创建的。
谢谢美国

 

[Guest]

[No message]

 

[shawndaking]

最好的方法是不使用任何向导
， 并且不使用赛灵思Horrable核心。
只是写阿纯VHDL实现
， 重视它直接OPB总线！

这就是你的实体应为：

实体your_entity是

通用（
C_BASEADDR：std_logic_vector;
C_HIGHADDR：std_logic_vector;
C_OPB_DWIDTH：整数：= 32;
C_OPB_AWIDTH：整数：= 32;
C_USER_ID_CODE：整数：= 5;
C_READ_OPTIONAL_REGS：整数：= 0
）;
端口（
- OPB信号（从动侧）
SOPB_Clk：在锁相环;
SOPB_Rst：在锁相环;
SOPB_ABus：在std_logic_vector（0 C_OPB_AWIDTH - 1）;
SOPB_BE：在std_logic_vector（0 C_OPB_DWIDTH/8-1）;
SOPB_DBus：在std_logic_vector（0 C_OPB_DWIDTH - 1）;
SOPB_RNW：在锁相环;
SOPB_select：在锁相环;
SOPB_seqAddr：在锁相环;
Sl_DBus：出std_logic_vector（0 C_OPB_DWIDTH - 1）;
Sl_errAck：出锁相环;
Sl_retry：出锁相环;
Sl_toutSup：出锁相环;
Sl_xferAck：出锁相环;

- OPB信号（主方）
MOPB_Clk：在锁相环;
MOPB_Rst：在锁相环;
M_ABus：出std_logic_vector（0 C_OPB_AWIDTH - 1）;
M_BE：出std_logic_vector（0 C_OPB_DWIDTH/8-1）;
M_busLock：出锁相环;
M_DBus：出std_logic_vector（0 C_OPB_DWIDTH - 1）;
M_request：出锁相环;
M_RNW：出锁相环;
M_select：出锁相环;
M_seqAddr：出锁相环;
MOPB_DBus：在std_logic_vector（0 C_OPB_DWIDTH - 1）;
MOPB_errAck：在锁相环;
MOPB_MGrant：在锁相环;
MOPB_retry：在锁相环;
MOPB_timeout：在锁相环;
MOPB_xferAck：在锁相环;

-------------------------------------------------- -------------------------
-在这里把你的信号
-------------------------------------------------- -------------------------
）;