用一个简单的问题Verilog代码

[saad]

亲爱的朋友们，我是中间级Verilog编程器。我是脱离Verilg程式，没有真正的Verilog代码与下面这段错误肯定whats。 [代码]模块single_bit（输入[1:0]一，输入指标，输出了）;章出来，始终@ =一出指数[指数]; endmodule [/code]和测试台：[代码]模块test_single_bit;章[1:0]一，章指数;线进行; single_bit待测物（一（一），输出（输出），指数（指数）。。。）;初开始＃100 = 2'b01;指数= 1'买0，＃100;指数= 1'b1;结束endmodule [/代码]当我模拟它使用赛灵思ISE 13.1，一遗体子怡'的全部时间，指数仍'z'的所有超时仍然是'X'号的所有的时间变量做任何改变他们的价值，甚至一次。可能是什么可能出现的问题？在先进的萨阿德[Verilog的语法=]感谢[/语法]

 

[Alexium]

我相信你试图分配在同一时间＃100，这是解决不同的值到Z

 

[j_andr]

你分配100个时间单位后输入值，如果碰巧默认模拟时间是相同或较短的你将得到的结果说明，改变：[乙]初开始＃100 = 2'b01;指数= 1'b0; [ /乙]到 = 2'b01最初开始;指数= 1'b0; [/乙] ---有乐趣

 

[saad]

[报价= j_andr; 882129]你将输入值在100时间单位，如果碰巧默认模拟时间是相同或较短的你将得到的结果说明，改变：[乙]初开始＃100 = 2'b01;指数= 1'b0; [/乙]到 = 2'b01最初开始;指数= 1'b0; [/乙] ---有乐趣[/报价]即时通讯使用时间刻度1ns的`/ 1ps与仿真正在运行的1000ns =1μs的。所以从一开始，取消＃100没有工作！还有什么可能是错误的..这个简单的事情是让我疯了：邪恶：萨阿德

 

[j_andr]

我运行你的例子，在Questasim作为预期的第一100ns的是红色的'X的'，那么看起来不错，我恐怕不能帮助更多; ----

 

[dcreddy1980]

[HTML全文]模块test_single_bit;章[1:0]一，章指数;线进行; single_bit UUT的（。一个（一），输出（输出），指数（指数）。。）;初开始＃100 = 2'生鲜;指数= 1'b0;＃100指数= 1'b1;结束endmodule [/ HTML全文]删除分号，你会看到预期的结果在ISIM

 

[saad]

[报价= Alexium; 882081]删除分号，你会看到预期的ISIM [/报价]，其中分号结果？？我删除了所有这些刺激措施，但其行为同样的方式.. :-(