电荷泵设计

P

processor_ds

Guest
我想设计一个锁相环我充电泵想知道如何确定当前来源的价值
鉴相器常数=我/（2 *π）
是的电流源这是我的价值

plz帮助
日Thnx

 
您可能模式锁相环的方式为digial帕金森：
帕金森 ChargePump增益= I/2PI

这是一个国家的平均建模方法，其中涉及利用脉冲宽度esimate的电力电子所实行的平均信号幅度。假设高频成分将填写在这种情况下---由电荷泵负载上限。

数量上，你可以做到这一点
， 您的锁相环体重长期低于1 / 5的载波频率按照楼加纳。

对于高带宽超过1 / 5，您需要进入离散时间模型进行模拟。中Z域模型的最佳论文
， 我发现是出版了由1个IEEE同胞生命加州大学欧文分校10年前的1。而对于最近结果，检查从麻省理工学院的迈克尔Perrott文件。

 
感谢乌拉圭回合帮助ü
在我设计的锁相环体重的1 / 10 reffernce频率
fref = 80MHz和循环有关8MHz的带宽
感谢您对z域分析文件ü

 
对于电荷泵电流，在市场上，许多集成电路使用5mA或者10mA的。新的集成电路
， 嵌入式新寄存器可以选择充电电流punp设计不同的循环时间。

 
如果你的体重只有1 / 10的参考模型
， 请与自然的分频器的相位裕度推迟。请记住
， 分前
， 任何使VCO的频率变化的确切范围1延迟时钟显示在鉴相器。这可能是其重要的1 / 10。

 
关于集成电路的营销网络I donot使用他们的事业中设计集成的频率synthiszer，所以我想知道如何估计chagre泵电流开始环路滤波器的设计

 
嗨，

有没有人知道如何模型与参考时钟的抖动噪声源的基础上真正的结晶？

由于带宽的锁相环回路设计取决于从振荡器和输入参考噪声的特点。为了优化环路的设计
， 实现低抖动PLL的，一些有关的输入参考抖动，相位噪声实数，均方根抖动...等是必要的。

任何意见/建议是值得欢迎的。

谢谢您

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="微笑" border="0" />sunjimmy

 
您好Processor_ds，

如果你要建立一个集成的锁相环有下列建议：

1。估计所需的相位噪声。从您的VCO增益可以计算在VCO的等效输入电压噪声密度。那场比赛为等效噪声电阻。如果你想给无源环路滤波器的20出带内相位噪声的贡献无源环路滤波器全然％的人有一个等效噪声电阻器的1 /压控振荡器5。这就是你的被动容忍环路滤波器串联电阻。如果您需要一种特定的带宽
， 可以计算出所需的电荷泵电流。

这样
， 你可以充分确定的集成一个所有参数。

 
对VCO的噪声和无源环路滤波器好主意，我会尝试
thanku rfsystem

对低相位噪声的PLL，宽带锁相环就是很好的例子
， 如何优化环路带宽获得良好的相位噪声性能，但是这需要使用高频reffernce

 
增加体重
， 以减少总的噪声功率合成器是一种可行的路要走。有一个最佳。这就是成倍的职权交叉
， 通常白噪声的1 / VCO的f。之间的PN得到bumpie。从相位裕度的角度来看1月10日并非死胡同。但是
， 参考注入去
， 因为不匹配的脉搏
， 如果您使用的Σ-Δ的抖动频率功率增加迅速。

因此
， 在现实中你就可以得到更多的变数。尝试通过自己的计算Exel的管理所有的决定。

 
您好，rfsystem
你说：“之前的分频器使任何VCO的频率变化的确切范围1延迟时钟的相位检测器中。这可能是其重要的1 / 10。”
我们如何能分析这一现象在PLL环路传递函数？

 
增加体重
， 以减少总的噪声功率合成器是一种可行的路要走。有一个最佳。这就是成倍的职权交叉
， 通常白噪声的1 / VCO的f。之间的PN得到bumpie。从相位裕度的角度来看1月10日并非死胡同。但是
， 参考注入去
， 因为不匹配的脉搏
， 如果您使用的Σ-Δ的抖动频率功率增加迅速。

给出了这些参数的关系

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top