的困惑关于VCO相位噪声-需要帮助

[AdvaRes]

大家好，
我困惑关于VCO相位噪声。我读了下列文件时出现的混乱。

http://www.analog.com/library/analogDialogue/archives/33-05/phase_locked/PLLs_2.pdf说的autors

如果我们要估计的贡献锁相环设备（噪声由于相位检测器，研发ñ分频器和相位检测器增益常数），其结果必须分为由N ²（或20'10即从上述结果减去）。
这使相位噪声[-85.86楼- 20'日志（9400）] = -165.3 dBc的/赫兹。这是怎么一回事？如何20log（N）的代表
， 由于噪声的锁相环的其他部分？
第二，我希望除了而是减法。在最好的情况下怎么把PLL的相位噪声等于VCO相位噪声如果我们不考虑其他相位噪声？

能不能有人解释？

 

[Guest]

[No message]