的设计功率钳

[mustangyhz]

0.18微米的CMOS数字/模拟/射频技术
拓扑与可靠性
设计规则
2008年11月

功率钳制ESD事件期间提供1 VDD和地面之间的放电通路
， 是
通常把在其他时间。动力钳已经展示了采用0.18微米工艺
钢筋混凝土触发NFET钳。在夹有放电NFET设备，400/0.4嗯，就是
逆变器控制的三个阶段。第一阶段逆变器的输入是一个RC网络（设置为
一时间常数〜1.5us）。逆变器的大小已减少开关阈值
减少大R和长电阻R的要求是实现了一个长期的渠道PMOS管。
电容C是实现了NMOS管电容器。这种权力结构是钳证明
硅在0.18微米技术
， 它能够承受1.3a的张力腿电流（相当于2千伏
HBM的静电放电阈值）。电力夹在1.3a标准阻抗是〜3欧姆。低阻抗
实现更广泛的FET和使用更小的硅化物块长度。<img src="http://images.elektroda.net/74_1242305466_thumb.jpg" border="0" alt="Design of Power Clamp" title="电力夹具设计"/>
电阻R是实现了一个长期的渠道PMOS管。
电容C是实现了NMOS管电容器。
剂量人知道如何选择了PMOS和NMOS？
谢谢！

 

[transbrother]

电容的NMOS将栅氧化层上限。因此，如果您知道您的NMOS管帽单位电容（列在设计手册），你可以你的NMOS晶体管的大小以获得电容你想要的。对于例如您可以选择它是在约1-2公积金是多少
， 它占用而定。

在PMOS（长通道）有源负载
， 这是我会做：

在ESD事件的上限的行为像一个短
， 因此在与它的源PMOS晶体管的变化自愿离职计划接近GND和消耗将其内径与应用电子化脉搏。
由于您将使用作为一个积极的负载在PMOS，你就必须对模拟的大小PMOS的依赖。你必须模型跟踪电容（和不那么大的阻力在PMOS晶体管漏极），因为公共服务电子化
， 甚至是'高频率'事件。由于我们在大幅上升的VDD和比1.5usec低时，你不得不脉冲内径速度比1.5usec并确保NMOS管输出晶体管导通时的速度。在上升时间“1.5usec要确保NMOS管输出晶体管doesn't打开。
当达到用于PMOS最后宽/长
， 您可以检查是否是正确的通过模拟电阻（PMOS管）和电容（NMOS管）和后端分别计算用于PMOS和电容C值R值
， 并确保他们给你的价值观约1.5usec RC时间const。

我希望你牢记
， 因为你需要在你的几个芯片并行电力夹，你必须考虑到总电容和电阻。

 

[mustangyhz]

transbrother，
谢谢！
你有没有垫的赛道上，scrible线，为chart18rf静电？

 

[Guest]

[No message]

 

[transbrother]

mustangyhz，

余dont有这些东西对不起溴。