的ASIC不同类型的流动

[sandysuhy]

我想知道的ASIC不同类型的流动以及他们ṛused.eg.标准单元的ASIC，结构化ASIC等
关心
Sandysuhy

 

[Guest]

[No message]

 

[SkyHigh]

哪级专用集成电路
， 你是多少？

专用集成电路工程师要么分为无晶圆厂或工厂的水平。无晶圆厂ASIC设计水平不要求知道最终的设计表现为标准单元或基于MPGA。只有工厂一级的ASIC工程师需要知道。

对于无晶圆厂ASIC设计水平，如果你在开始时你的ASIC设计的VHDL / Verilog语言，您已经使用组件/模块的设计。
唐氏ASIC的流量，您最有可能使用Synopsys的
， 你的系统分区进行优化您的设计。在它的上面，你可能会使用例如像乘数逻辑单元共同的IP库。
整个ASIC的流程
， 目的是实现这一标准单元为基础的设计。
要么你做你自己或者是一家无晶圆设计公司做，会出来一个基于标准单元ASIC的。

对于晶圆级专用集成电路工程师，在工厂一级，这变得明显时
， 在Cadence的布局出现布局的基础上编辑合成后生成的网表。
从布局，任何人都可以告诉它是标准单元为基础的。

MPGA（SOG-channelled/channelless）不太可能被使用。它被用来在昔日的EDA CAD工具在当时不是高度复杂的和先进的。在工厂一级采用过去的成功已经在GDS2格式复制的细胞和新的设计
， 需要重新使用这种细胞的ASIC工程师。这样做是在布局水平
， 使在映射和兰达缩放必要的修改。这实在是做了这些天
， 除了内存为基础的设计中，ASIC通常是重复的。

 

[rakeshnunna]

您好Skyhigh，

鉴于以下是不同类型的流量

1）全定制：

设计完成从头开始。

优点是非常优化设计方面的能力和速度。

解散优势是非常耗时

设计师的全定制去当产品有很长的市场周期和设计是非常具有挑战性

2）半定制：

设计完成使用现成的标准单元。

优点是上市时间和使用的设计复用

缺点是没有设计优化的全定制

3）结构化ASIC

这些尝试两者的混合FPGA和ASICS.ie良好的性能和更快的周转时间页转到优势。

这里给出自由设计师改变最上面的层次
， 并发送设计制造立即送往

我希望这将有助于