B
Buriedcode
Guest
您好，我张贴在论坛的DSP类似的问题，可能是错误的地方张贴它，没有人回答
<img src="http://www.edaboard.com/images/smiles/icon_redface.gif" alt="尴尬" border="0" />嗯，我设计了一个系统转换成数码科技的音频信号，寄个几类的无线连接（无线，红外等。），然后将其转换回模拟这一点。前向纠错
， 也是实施。
该系统建成，把区议会及各芯片已经排定。
不工作的。
有几个地方
， 可以在错，但我相信它可以：
该ADC / DAC或者CPLD的。我使用的格MACH4A5，一个发射器64/32，32/32 64和1 / 32的接收器（CPLD的整体需要解码流）。
至于转换去，使用CS5330A，及其姊妹芯片CS4330A，均为立体声Σ-Δ转换器。
可能是硬件的问题？我已经得到双方董事会的小5V的百毫安监管运行，在得克萨斯州的话，这一定权力的CPLD，ADC的模拟和一些小东西。但是....在RX，一零零毫安要功率2 CPLD的以及DAC和运放等。
难道是时钟？我使用的C - MAC的晶体振荡器12.288Mhz是直接连接到CPLD的（通过内部时钟缓冲器），同时为TX和接收。这意味着要非常低抖动准确，但我衡量约9伏页输出
<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="震惊" border="0" />我相信
， 这些CPLD的可以很容易地做好控制的ADC / DAC的工作，但也许我的设计是在'沟通'麻烦部
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="眼珠" border="0" />
从得克萨斯州到接收数据速率是即：1.5MB /秒出于测试目的，这完全是由得克萨斯州议会上CPLD的引脚连接到接收板的CPLD的针，然后返回地面。
最后，代码。我使用原理图和ABEL代码，然后在每个CPLD的顶层原理图连接。这很简单。在得克萨斯州的CPLD读取ADC数据，分割成2个字节，那么，每一个字节编码采用汉明编码。这2个字节（现在的13位各）传输的起始位，每年的1停止位。在接收地读取，解码和合并两回一个16位字字节，然后将就此向援会的比特流。
在模拟（格），它看起来几乎完美的一切都十分适时和微不足道propegation延迟，但可惜，唯一走出来的DAC是非常安静的噪声（其获得正确的控制信号，只是没有数据）
我知道它的信息了很多，但我可以继续几天，因此，如果任何人有什么可拧了这件事的任何建议。或任何电路调试
， 可以帮助我缩小问题
， 我将不胜感激的方式，我无法入睡
， 直到做到这一点。（它并不重要，它只是我的错误
<img src="http://www.edaboard.com/images/smiles/icon_evil.gif" alt="邪恶或非常愤怒" border="0" />
）。
三江源，
BuriedCode。
<img src="http://www.edaboard.com/images/smiles/icon_redface.gif" alt="尴尬" border="0" />嗯，我设计了一个系统转换成数码科技的音频信号，寄个几类的无线连接（无线，红外等。），然后将其转换回模拟这一点。前向纠错
， 也是实施。
该系统建成，把区议会及各芯片已经排定。
不工作的。
有几个地方
， 可以在错，但我相信它可以：
该ADC / DAC或者CPLD的。我使用的格MACH4A5，一个发射器64/32，32/32 64和1 / 32的接收器（CPLD的整体需要解码流）。
至于转换去，使用CS5330A，及其姊妹芯片CS4330A，均为立体声Σ-Δ转换器。
可能是硬件的问题？我已经得到双方董事会的小5V的百毫安监管运行，在得克萨斯州的话，这一定权力的CPLD，ADC的模拟和一些小东西。但是....在RX，一零零毫安要功率2 CPLD的以及DAC和运放等。
难道是时钟？我使用的C - MAC的晶体振荡器12.288Mhz是直接连接到CPLD的（通过内部时钟缓冲器），同时为TX和接收。这意味着要非常低抖动准确，但我衡量约9伏页输出
<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="震惊" border="0" />我相信
， 这些CPLD的可以很容易地做好控制的ADC / DAC的工作，但也许我的设计是在'沟通'麻烦部
<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="眼珠" border="0" />
从得克萨斯州到接收数据速率是即：1.5MB /秒出于测试目的，这完全是由得克萨斯州议会上CPLD的引脚连接到接收板的CPLD的针，然后返回地面。
最后，代码。我使用原理图和ABEL代码，然后在每个CPLD的顶层原理图连接。这很简单。在得克萨斯州的CPLD读取ADC数据，分割成2个字节，那么，每一个字节编码采用汉明编码。这2个字节（现在的13位各）传输的起始位，每年的1停止位。在接收地读取，解码和合并两回一个16位字字节，然后将就此向援会的比特流。
在模拟（格），它看起来几乎完美的一切都十分适时和微不足道propegation延迟，但可惜，唯一走出来的DAC是非常安静的噪声（其获得正确的控制信号，只是没有数据）
我知道它的信息了很多，但我可以继续几天，因此，如果任何人有什么可拧了这件事的任何建议。或任何电路调试
， 可以帮助我缩小问题
， 我将不胜感激的方式，我无法入睡
， 直到做到这一点。（它并不重要，它只是我的错误
<img src="http://www.edaboard.com/images/smiles/icon_evil.gif" alt="邪恶或非常愤怒" border="0" />
）。
三江源，
BuriedCode。