的Verilog与Spartan 3安代码测试

[Guest]

嗨，

我想测试自己的总线协议
， 与我的Spartan 3的Verilog写安初学者工具包。

本人综合，映射，放置和路由与ISE 9.2，而且我下载了它。我使用的边界扫描选项。

现在的问题是：我如何在此模块中发送数据
， 并检查其与示波器的反应？

 

[j_andr]

克里万说：

/.../我怎样才能在此模块中发送数据，检查其反应/.../

 

[Guest]

我想测试一个I2C奴隶。那么
， 我应该下载到FPGA测试平台，还是我发现一个I2C主机和下载？我不知道它的经验。关于的ChipScope，这一想法感谢！

 

[Guest]

[No message]

 

[pwq1999]

也许你可以使用一个外部的I2C主设备，并与FPGA的（你的I2C奴隶）。的ChipScope是一个很好的工具
， 在使用Xilinx FPGA中。

 

[j_andr]

您的测试平台很可能无法synthesied所以你不能
'加载'到设备上;
但你必须模拟波形，对不对？
赛灵思coregen创建一个内存2位宽
， 深的Kwords夫妇，
记忆会密切留意南区区议会线SDA和水平
， 您将连接
以您的I2C奴隶的投入;
创建一个计数器
， 将满足您的记忆;
填充理想模式记忆-一样
， 你可以看到你的模拟器
波形;
例如：
代码：SDA的[号负责位0] 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 ....
0000111

沙田至中环线[号负责位1] 1 1 1 1 0 0 1 1 1 0 0 0 1 1 1 0 0 ....
0011111

^ ^

start_bit数据传输停止位

 

[naz56]

EEPROM将B中间和FPGA将是奴隶？

野生是主从概念？

thanx