的VHDL项目想法(当然projrct最后的ASIC(

V

vahidkh6222

Guest
您好每个人,
我必须为我的选择当然是ASIC设计的VHDL项目,应当somthing层次,包括国家机器
, 如一些简单的建筑...
它不能是一个CPU的.....任何想法?!

 
您可以拨打multiplyer,或一个先进的加法器...

对于您可以UART的“通用异步接收,得克萨斯州”对于大型项目的计算机接口

 
殖aumeen,但wut是一种先进的加法?
同时,也乘数包含一个状态机?我不是familliar同乘以算法...

 
我不知道,但我认为我应该somthing更多的结构性
, 我可以impleement它课程fundumentals。ü知道你喜欢它的CPU,具有层次结构的组件(如CPU,铝,控制单元,..)
这些都是好主意
, 但我认为他们的算法更依赖于一个结构性...

 


也许你可以像一个多址,与复用什么东西...
我的意思是多路数据通道数.....

或另一个想法是
, 以推行状态机程序
是执行某些操作时
, 才得到一个特定的代码
, 之后
还有另外一个条件................

关心。

 

Welcome to EDABoard.com

Sponsor

Back
Top