硬件设计技巧和窍门

[jimjim2k]

嗨

在模拟之前行为上的VHDL代码（我们采用Cadence的跨越式的VHDL），目的是要加以综合
， 最终，先得到编译与Cadence蛙跳（因为我们对的话），然后读入思它（只思分析的许可证'或'读'命令是必要的，你不用合成的设计获得重要的警告中提到以下），寻找警告和错误信息。

这也包括一些技巧写合成代码至少在Synopsys公司的VHDL编译器和编译器的设计。

1。ħ ** p：/ / www.arl.wustl.edu/〜JAF的/硬件/ tips.html上

* - “吨

殖

 

[Guest]

[No message]

 

[arm_learner]

我觉得这是一种联系〜〜

 

[hisi_001]

在哪里能获得更多的书籍的硬件设计。
-拉杰什