程序设计

[vaf20]

您好我的朋友
一个基本问题在我脑海中....会有人请告诉我更多关于during CPLD programming for all of pins included: IO JTAG VCCINT VCCIO GND

在准确的时间和CPLD的所有编程的引脚 电压等级
包括：木卫一的JTAG VCCIO VCCINT的接地

 

[Guest]

[No message]

 

[farhada]

嗨，
IO是内部拉在正常情况下（赛灵思肯定的），以10万欧姆，因此电压列韦如何CPLD的引脚用途而定。

JTAG接口，你就可以很容易找到ifnromation的数据表。

VCCINT和VCCIO，是麻生由用户控制，这是你设计
， 你应该能够ideintify的水平，如果一切正常，你不应该看到他们的任何变化。

接地应该是相同的。

商业登记，
/法尔哈德

 

[vaf20]

德州仪器亲爱的法哈德
我知道，但我指的准确时间和水平...想在其中的JTAG TDI的码流文件通过它进行
， 如u知道，所以不存在电压对TDI的变化...是吗？...怎么样的TCK或其他引脚？
殖利率未来

 

[farhada]

亲爱的Vaf20，
关于JTAG信号水平取决于JTAG器件所使用以及如何权力设备。

该频率也高度依赖于JTAG器件。我不认为你可以说为所有的设备一般时间。

我有一些有关的不同JTAG信号的关系的文件，我会用它
， 只要我找到它。

商业登记，
/法尔哈德