稳压器噪声

G

Guest

Guest
我已经使用了带隙基准的稳压输出。
当稳压下沉larege电流,将在电网电压下降。这影响带隙的输出,那么大的变化是从稳压器输出看到。

如何使输出稳定的带隙?

附注:如果你说的带隙的PSRR不是engouh,我觉得这是不可能的。主要的原因是
, 大电流
, 使电网下降,然后它采取隙长时间才能恢复到正常的电压。如果吸收电流为周期,带隙产量将永远无法恢复。

 
第一,你必须确保电源总线足够强大的供应大电流负载,这可能随之而来的带隙权力更高的输出功率和足够的理想值你想要的。第二,你需要带隙电路的优化,它coud工作与低功耗。2分钟后添加:第三,你需要优化您的稳压器电路,提高输出P大小/ N首页的MOS,这会减少effact权力。

 
1。电力网的宽度是固定的了。
我感到困惑的权力高频噪音会影响带隙的输出。

Maybe it is phase margin issue. 2。本人不重新设计了带隙。但我不知道新的带隙的工作时
, 电源电压变化。
什么样的仿真应运行保证呢?的PSRR或转运与电源噪声仿真?

3。我不同意你的看法。如果PMOS的规模较大,当稳压器输出下降,将有更大的电流流向电网
, 并通过PMOS管的稳压输出。电源噪声会更大。

 
我很高兴您解决电源总线宽度。
1)相位裕度不影响高频率噪音,如果相位裕度不够大,带隙输出将振荡器..,如果您对电源噪声担心,你需要运行的PSRR,并addd耦合帽和过滤器电阻
, 帽带隙降低输出纹波。

2)你需要考虑你的电源总线红外式设计,你必须确保有足够的带隙电源功率裕度。, 你可以扫描的权力,并检查最低功耗与该带隙可工作。

3)电源噪声会影响稳压器的输出,这是真的,就没有办法减少污染。但是你可以添加大(非常大),旁路和耦合在电源总线和稳压器的输出上限。

祝您好运。

 
我同意Areky_qin。
什么样的权力来源是您使用?一般来说,IR压降不应该被严重不坏的电路板或IC布局。如果它的模拟情况下,甚至是没有红外下降。
但是,如果您经常调节负载阶跃,由寄生电感阻抗
, 可对你是认真的印刷电路板,这样一个好的PCB布局是在电力系统中的重要。

Reguards。

 

Welcome to EDABoard.com

Sponsor

Back
Top