约束的多与同一源时钟

[Guest]

您好家伙，

在我的设计中，我们有不同的频率多钟，但具有相同的时钟源。
（例如，时钟A和B都时钟的时钟分为S和频率（甲）二N *频率（乙），n为整数）
有一些与两个时钟域的逻辑，我如何约束从时钟的时钟逻辑甲B和时钟乙从逻辑时钟阿？

关心

 

[rsqf]

是的，你可以设置生成，使用相同的时钟源时钟。STA的工具
， 然后将计算程序/持有这些时钟域的时间。

 

[Guest]

是的
， 如果我有整个电路，关键是CLKA和CLKB都输入时钟，所以我不能这样做..

 

[Guest]

[No message]

 

[rsqf]

如果你能确认clkA和clkB ablosutely来自同一来源，并根据设计要求你要检查这些域之间的时间，您可以设置在同一组的这些时钟的时钟。那么工具会检查在这些领域的时机。

 

[Guest]

自从两个时钟定义是分开的频率也不同，因此，如何判断这两个区有相同的时钟源？

 

[rsqf]

你可以使用这个命令：set_clock_group（）

它定义的时钟组。的详细信息
， 您可以找到直流参考文档。