编写代码不同的比特率的应用之一

[vinod_g]

大家好，
我需要在我的设计建筑之一了一些宝贵的建议。
我有一个与20 MHz的时钟设计
， 它可以在10 Mbps和与10 MHz的时钟它与5 Mbps的工程。这些钟表
， 我会生成锁相环。对于相应的比特率
， 我会产生相应的PLL的时钟。现在的问题是

1。如何使在这个意义上通用的，这取决于选择位（从外部配置）我需要选择相应从我的锁相环频率。

我需要设计
， 并为Altera定位。

 

[lucbra]

研究数据表的FPGA您想要的目标。如果它不支持在运行期间改变分压器设置，您将有一个问题。

 

[Guest]

[No message]

 

[kavitha_bonthu]

Altera公司是否有木星缓冲区。
如果你还是你可以尝试使用全球多路复用缓冲区。