论系统的Verilog！

[deepu_s_s]

您好朋友，

我想开一个System Verilog的线程。在这个线程，我想讨论有关系统的Verilog从最基本的权利
， 先进
， 随着提前验证方法。我想讨论一些完美的方式。我希望所有的u将使乌拉圭回合宝贵的意见和线程意见！

关心
迪帕

 

[Mkanimozhi]

绝对明灯，让我给乌拉圭回合线程的名称，我们将讨论的Verilog lot.where回合制的工作....Kanimozhi.M

 

[deepu_s_s]

谢谢Mozhi，我正与一的公司在海得拉巴的开始。我以前学到的一些概念与西沃特。它的参考设计的一部分。

首先
， 我想知道的是它可以测试所有的构造像德国SV糟糕的questasim重要的特点？r是有必要核实只NCSIM呢？

在哪里工作？

 

[deepu_s_s]

日wassup家伙！18日参观了迄今.....但是
， 没有回答！

有没有人在继续这种讨论或不感兴趣？

 

[mkanimozhivlsi]

余米的工作在超大规模集成电路的前端设计，美开始回合decession，自动给每一个有贡献

关心
kanimozhi.m
mkanimozhivlsi（上）gmail.com

 

[Guest]

[No message]

 

[deepu_s_s]

确定kanimozhi。为u说，我将开始从最基本的讨论的权利。