调整电压在一个锁相环振荡器[血症]

[û]

大家好;
我对在改善分立的PLL的VCO高压线路的问题。多久可以？有没有考虑
， 必须考虑到在设计这一行？

 

[Radiohead]

从理论上讲行增加了延误
， 它和你的反馈循环。如果你记得你的控制权理论的入门课，延迟是很难得到控制。

现在回到了现实：在实践中你的PLL环路带宽是在少数几个千赫数量级。该延迟（即使数厘米），只会增加一小部分的开环相位响应。我不会担心的不多了。

另一件事是皮卡的干扰。行的时间越长，较高的好转
， 从一环
， 加上任何干扰信号的机会。这一点很重要。

 

[AdvaRes]

没有人说：

大家好;

我对在改善分立的PLL的VCO高压线路的问题。
多久可以？
有没有考虑，必须考虑到在设计这一行？

 

[biff44]

嗯，延误？如果你的调整路线是1公里长，能够让你换言之
， 只有3纳秒延迟-这不是一个问题。您得到100至10,000时间PLL中使用的数字分频器的集体运输的延误。

这个问题的确是双重性：
1）噪声回升。由于VCO的调输入是高阻抗点，你会捡起沿该线的长度各种电气噪声。此外，由于您的VCO的地层现附上由线长的长度到您的PLL滤波器板地面，您可以轻松地开发许多接地回路的噪声毫伏。在一些我看到了机架，我可以衡量一接地回路的噪声的V从一个机架将系统安装到另一个外壳，例如。
2）与VCO的调整可能会像一个纯粹的电容负载
， 看起来投入。如果您尝试终止与抗长行，你可以多多次反射。此外，您的运算放大器可能会与某些不稳定反映负载阻抗。

 

[Guest]

[No message]

 

[BigBoss]

由于没有任何电流，长度可long.But如果您使用三阶PLL环路滤波器，最后RC元件
， 应尽可能的VCO.There VTune分析器投入将不会有任何拖延或关闭连接损失
， 因为在环路滤波器的频率
， 只是参考频率是最大数兆赫。

 

[nschutten]

为了规避任何噪音拾音器，您需要确保没有噪声信号接近VCO的跟踪和调整
， 它有明确的返回路径，最好是连续的地平面以上的追踪下/（包装）。还可以帮助守卫在这里的痕迹，但要小心
， 在挑选这（接近调整VCO的输入引脚和无处地面连接点）。

 

[azie]

任何人有VCO的示意图？