赛灵思公司IP核

L

Lykos1986

Guest
什么是IP核（赛灵思），以及如何使用它们？

 
IP芯核知识产权核心。他们是块或已设计和特殊功能的测试
， 如处理器，以太网接口和内存控制器模块。
软IP内核的高密度脂蛋白的形式
， 通常有一些与他们（GPL或专有）相关的许可证种类。硬核都是合成的
， 可以instatiated块，在设计上。
从花钱赛灵思Xilinx的具体核心：
http://www.xilinx.com/ipcenter/index.htm

你可以找到OpenCores的网站如免费的IP内核。
http://www.opencores.org/

 
硬IP内核已在FPGA制造。这将不占任何FPGA可编程资源。这些IP，即使使用或不使用，将是一个不同的FPGA软IP地址的一部分。软IP地址可以合成
， 这些将在FPGA编程。

 
首先
， 所有的答案感谢。

我已经安装了赛灵思Xeb包8.1。你有任何手动教程电子对IP核和Xilinx计划书？另外我有一个Spartan 3的开发板。

 
u能下载手册
， 并从赛灵思网站教程....

http://www.xilinx.com/support/sw_manuals/xilinx8/download/

或只是使用比以前ISE ...几乎是相同的
， 没有任何旧手册

为了确保万无一失
， 它支持乌拉圭回合工具包，没有一切

祝您好运

 
http://www.xilinx.com/support/software/coregen/coregen-examples.htm

嗨，
打开在7.1中的任何例子
， 并期待我的阅读文件时，它解释了如何一个IP可以被添加到您的现有设计。希望这有助于。

 
现在我有一个新的问题。当我使用赛灵思内核生成器（Xilinx的WebPACK 8.1i中），我想生成一个核心的程序对我说...

我必须做的？
很抱歉，您还没有登录查看此附件

 
我认为
， 乌拉圭回合安装目录中有一个空间。它不支持的工具。多数民众赞成的问题

 
好吧，我已经创建了逻辑核心
， 但现在怎么样？如何可以在任何VHDL语言项目的核心？

 
不要忘了当使用Coregen Xilinx公司IP核，以包括xilinxcorelib库。

 
是的，但亚库的xilinxcorelib图书馆???????

例如：[一] 图书馆电机及电子学工程师联合会;使用IEEE.STD_LOGIC_1164.ALL;“ - - - - - -使用IEEE.STD_LOGIC_ARITH.ALL;“ - - - - -使用IEEE.STD_LOGIC_UNSIGNED.ALL;“ - - - - - -
[/我]
我们力有任何手动或补习关于IP核
， 以及如何使用
， 我可以在一个VHDL的项目呢？？？

 
赛灵思通常会产生一个利斯大厦文件。edn。法国电力公司
您还可以获得一个包装文件。vho，虚拟硬盘
， 可让您使用您的设计的核心。
包装时
， 添加文件到赛灵思ISE项目，将前后都是一个问号，你可以离开这样或添加。缆厂文件它。

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top