赛灵思铂族金属帮助？

[senthilkumar]

海，

我写了这样的伊势代码

图书馆ieee;
使用ieee.std_logic_1164.all;
使用ieee.std_logic_unsigned.all;

实体seven_seg是
端口（
clk_raw：在锁相环;
1：在锁相环;
乙：锁相环;
荤：内锁相环
）;
结束seven_seg;架构seven_seg seven_seg_arch是
开始

荤“= a和b;

结束seven_seg_arch;当我编译通过

sysntheisis确定

在针constrin的clkraw不会来

只有美国广播公司来

如何在图形模式下指定为该clk_raw信号引脚。任何人帮助的。

谢谢

 

[Guest]

[No message]

 

[samuel_john]

您好

自从你还没有使用clk_raw它不是综合后看到。

尝试使用属性“保存”的信号clk_raw ...
它将保留在合成针..

感谢..

 

[maestor]

如果你不使用它你为什么要指定一个引脚的信号？

只是想的工具？

为什么要使用的图形模式？我个人不喜欢它
， 不使用它。

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="凉爽的" border="0" />- maestor