赛灵思Spartan2 BlockRAM初始化？

[CADDevil]

喂，

我有一个问题。
我试图模拟和synthetise到Spartan2 FPGA的PIC16F84。PIC的执行情况（OpenCores的我得到它）作为程序存储器BlockRAM。

我想知道，我怎么可以把事先知情同意程序（写在MPLAB的HEX格式）到Verilog的来源
， 我可BlockRAM初始化期间使用模拟和合成过程中产生的比特流。

我试图搜索赛灵思网站，但我没有找到任何解决办法。

Thx任何帮助

CADDevil

 

[Guest]

喂！

检查这两个环节：
1。http://www.xilinx.com/bvdocs/appnotes/xapp173.pdf
2。http://support.xilinx.com/xlnx/xweb/xil_tx_display.jsp?sTechX_ID=krs_blockRAM

他们有你的问题的答案。

祝您好运！

王牌- X低。

 

[Guest]

[No message]

 

[CADDevil]

Thx，

也许我的问题有点不清楚。
我知道，怎样做手工。但我试图找到某种方式如何做到这一点自动。

我知道
， 是赛灵思公用事业DATA2BRAM，但我不能使它发挥作用。
由于DATA2BRAM接受。精灵或。作为输入号负责文件，我写了一个简单的工具，它转换成二进制图像的知情同意。MEM文件，我写了BlockRAM定义文件。骨髓微转移是语法正确的，但是当我尝试使用DATA2BRAM，我得到错误：

ç：\ bin2map“data2mem -骨髓test.bmm -蓝光test.mem半岛test.v - ü磷xc2s200日志test.log

错误：Data2MEM：29 -不一致解决ADDRESS_BLOCK'test_rom'空间的大小。

ADDRESS_BLOCK被界定为0x000000400字节，但是这些设备的总0x000000000字节。

你有任何想法怎么出错？

Thx CADDevil