转换问题

G

Guest

Guest
我认为
,VHDL语言Verilog的------------------

变量----------------->章

信号------------------>线

过程总是------------------->

我是对的?

 
是的u是正确的!
我将添加以下!

VHDL语言------->的Verilog
信号---->线如果你正在做或使用过程中信号以外的端口映射
信号---->如果你是第内部分配过程块信号

 
nand_gates:

信号---->线如果你正在做或使用过程中信号以外的端口映射

=================================
你的意思是“丝”指的信号之间沟通
于一体的过程?

 
编号。这里是我的意思的例子.....

VHDL代码
信号一,乙,丙:锁相环;

U1的:xyz_gate端口映射(1,乙,丙);

U2乐队:pqr_gate端口映射(1,乙,丙);在Verilog的翻译

丝一,乙,丙;

xyz_gate U1的(1,乙,丙);

pqr_gate U2乐队(1,乙,丙);

 
你能给我一个例子“,或使用过程中信号外”?

 

Welcome to EDABoard.com

Sponsor

Back
Top