这是更好的边缘trigerring或水平trigerring的，以及为什么

[goldy.]

因为我们知道，有两种类型trigerring水平以及边缘其中之一就是为什么prefferred和。给予适当的理由之外，可以说这是更好。一个简单的采访基地之一，但重要的问题，使PLZ答。 PLZ给UR意见事先充分的感谢。感谢很多朋友来帮助我。

 

[its_thepip]

我觉得边沿触发，触发电平触发的问题是条件周围赛期间不能触发所以水平确定的输出状态水平，克服这一点，我们GOR边缘触发

 

[budhy]

边沿触发，你有一个激活的触发器的确切时间

 

[ycj]

边沿触发同步数字化设计的主流，被认为是更好的方法。然而，由于电平触发通常是由锁存实施，它的成本，使用面积减小。

 

[cydi]

嗯... ...它依赖于临屋区的应用。边沿触发可能会导致问题（真正的巨大的），如果系统是嘈杂的（有毛刺）。平触发可导致竞争条件。因此，根据设计师使用一个合适的。边沿触发更普遍使用的毛刺容易避免。

 

[zeeshanzia84]

总结：1。平触发：通常是基于闩锁，采取approxmiately触发器面积的一半。就是这个原因，最现代的FPGA的内部架构是基于闩锁（克莱夫Maxfield - “战士的设计指南到FPGA”）2。边沿触发：需要更大的面积，但更多的免疫损坏是由于噪声或在不同的信号无法估量的延误。因此，两个锁存器和触发器（level-trig.和边沿触发使用。）在实践中，在不同的应用程序;涉及一个权衡，哪一个被选中。

 

[jsps]

边沿触发，如果你的设计是非常小的毛刺。水平trigerring也不是那么可靠，这是我的感觉。

 

[msadek_eng]

边缘trigerring是适合的，如果你的系统有1 - 噪音小2 - 需要快速响应的水平trigerring是最好的，如果你的系统有1 - 多噪音源（长的距离，嘈杂inviroment ,...) 2 - 要求反应迟缓

 

[sivakumar_tumma]

电平触发时，状态机正在兴建，是没有用的....

 

[maharshi_qis]

平触发一般是过时的，这些天..，因为我们可以生成几乎毛刺少钟表使用精确的时钟方案gnerally我们打算4边沿触发这些天..

 

[muralicrl]

您好，EGDE触发是明智的解决方案，因为你会知道在什么时候的数据是稳定的。如果您需要更多的细节，请与我联系。 ，N Muralidhara CRL - BEL