重新编译一个文件，已经合成

[sudheerprasad]

大家好，我设计了一个FIR滤波器和合成与1.8V库，我要重新编译，在1.2V的合成文件（使细胞习惯改变，并在该地区不会有任何变化），但只延迟和功率值的变化。 set_dont_touch不会在这里工作COZ我想我的整个设计相同的顶层模块set_dont_touch被忽略，是有什么办法来实现我的目标？

 

[shelby]

如果你是不会改变的细胞，你为什么需要resynthesize？

 

[sudheerprasad]

，我想在1.2V resynthesize不改变细胞的情况下，即面积仍然相同，但功率和延迟值将被计算使用1.2V库

 

[shelby]

这听起来像你只是想重新时间已经合成网表在1.2V（而不是resynthesize）。只加载在您的新库，Verilog和SDC和report_timing / report_power