金沙问题

[Guest]

大家好，

我履行我的第一个ASIC设计和布局，但是我遇到了一些问题。

我用我的数位设计了Cadence的Virtuoso工具。我用这个数字化设计的自动布局硅乐团。我从进口到Cadence的硅乐团的布局数据使用。DEF文件。

我的问题发生在我为我的运行原理图和布局
， 我认为我的提取LVS的。当我运行此LVS的不匹配。它说
， 我在我的终端的一些原理是浮动。然而
， 当我运行一个保存和检查原理图有没有这样的问题。

有没有人遇到此之前或是否有人在如何解决这个问题的任何想法。

谢谢。

 

[Guest]

[No message]