门级仿真的错误

[siva_7517]

嗨，

我已经做了之后
， 门级仿真的警告声明的形式ncverilog。我不知道这是什么行为？警告！时序违规
$ setuphold <hold>（negedge捷＆＆（SandR == 1）：1957年纳秒，posedgeḎ：1957年纳秒，1.000：1纳秒0.500：500 PS）的;
文件：/ tools/Silterra_fe/aci/sc-x/verilog/silterra18.v，行= 23770
范围：fft16_tb.uut.out_re_reg_9_
时间：1957年纳秒警告！时序违规
$ setuphold <hold>（negedge捷＆＆（SandR == 1）：1957年纳秒，posedgeḎ：1957年纳秒，1.000：1纳秒0.500：500 PS）的;
文件：/ tools/Silterra_fe/aci/sc-x/verilog/silterra18.v，行= 23770
范围：fft16_tb.uut.out_re_reg_10_
时间：1957年纳秒

 

[aji_vlsi]

您好湿婆，
我分裂你的报告中引用的一些详细的答复：siva_7517说：警告！
时序违规

>
$ setuphold“ 持有
”

 

[Guest]

[No message]

 

[yln2k2]

嗨，

Ajeetha作了很好的解释。
我想补充一点意见。

这些违反行为应该被表示为Erroror没有警告。
请检查您是否使用 SDFwarn（这是一个ModelSim加利福尼亚，可能是您使用的是数控类似）。感谢和关心
yln