门级网表到RTL网表

[Willt]

您好家伙〜

我想知道：
没有任何工具
， 可以改变门级的Verilog网表到RTL的Verilog网表？

你的指导下的高度赞赏！

意志

 

[ljxpjpjljx]

据我所知，一些工具支持此功能！为什么您需要吗？

 

[Willt]

其实，
我 可以做到这一点手动。
但我想知道是否有任何自动方式这样做。

的原因
， 改变是为了独立的进程。
改造后
， 门级网表到RTL的netlist ，在RTL级网表就可以转化为任何进程的合成。

可否请你名字的工具？

意志

 

[Adam.Yakuvitz]

Willt ，
您不必将它转化成完整的RTL
， 使其重新targettable其他工艺节点。你刚才转换的netlist到一个通用的netlist 。这就是。。为如。

TI_NAND3研究所（ 。 1 （ net1 ） ， 。乙（ net2 ） 。 ç （ net3 ） ， out_z （ net4 ） ） ;

将得到转化为像
和（ net1 ， net2 ， net_and ） ;
和（ net_and ， net3 ， net4p ） ;
没有（ net4p ， net4 ） ;

后者的netlist可重新targetted的任何进程。

Cadence的单核苷酸多态性的RTL编译器或编译器的设计都可以做这些变革。请确认您的网表和转换的netlist都retargetted核实形晶体上皮细胞
， 对原来的黄金网表。

干杯！
-艾

 

[aznsj]

据我所知，您可以使用NClaunch ..

 

[fpga_asic_designer]

我不知道是否有任何工具
， 你可以使用转让的netlist合成直接向一般的Verilog独立的技术。

但我想有两种方法
， 使之真正的：
1 。以外的网表，定义一个映射文件的地图盖茨实例在盖茨的netlist到的其他技术库---地狱很多工作虽然...
2 。如果您合成，不这样做汇编（至少思）
转储了GTECH分贝/
下变频 / Verilog的后拟订。我们有一个IP与GTECH的netlist ，
两者 合成及ncsim可以采取的netlist 。我将承担GTECH的netlist可以采取的最工具...

 

[mayanknaugaien]

我认为意愿使用NCLAUNCH ü可以转换门级网表到RTL

曼恩

 

[ygggliu]

综合工具（设计编译器）可以帮助你把大门的netlist到任何进程。

 

[vibhute_r_p]

如果没有工具
， 让您预期的效果..你也可以撰写简单的Perl脚本这样做翻译

拉姆

 

[Guest]

写一个Perl脚本，哈哈...

 

[payal_asarawala]

您可以比较门级网表和RTL Verilog的我觉得你可以做转换
Willt写道：

您好家伙〜我想知道：

没有任何工具，可以改变门级的Verilog网表到RTL的Verilog网表？你的指导下的高度赞赏！意志

 

[sunilbudumuru]

您好Willt ，

相反转化从门级网表到RTL
， 然后定位到另一个进程...

Synopsys的设计，编译器有一个强大的命令“翻译”的变换你的门级网表（ process1 ） ，以门级网表（ Process2 ）

如果你想要的流量，请让我知道。

苏尼尔Budumuru
www.asic - dft.com

 

[vibhute_r_p]

您好苏尼尔，
我同意
， 我们可以利用这样一个直流的ASIC的netlist到其他技术的ASIC的netlist ，但如果我有ASIC的网表
， 我想端口
， 以FPGA的....这种方法需要此应用程序。

喜德，

我已致函例如Perl脚本作为我的主人论文。不过这是针对一个perticular技术。因此
， 网表与该技术已经成功地转换和测试再次FPGA的。我也做了检查原始形式的netlist和转换的netlist 。关心，
拉姆钱德拉

 

[sunilbudumuru]

您好vinhute ，

是我们能够做到这一点的。

设计编译器的FPGA能够变换从ASIC的网表也。如果ASIC的综合网表的来源你需要添加ASIC库的链接库列表。

 

[vongy]

但如果是你的RTL级网表？

 

[sunilbudumuru]

干草，这将直接给你的netlist
， 针对您需要的FPGA 。然后whts劳动教养的necessaryof的netlist ？

苏尼尔Budumuru
www.asic - dft.com